Υλοποίηση Ειδικού Επεξεργαστή Ασφάλειας (για τη Πιστοποίηση και τη Κρυπτογράφηση) του IEEE 802.15.4 σε FPGA Ολοκληρωμένο Κύκλωμα

Implementation of Security Co-processor (for Authentication and Encryption) of IEEE 802.15.4 in FPGA Integrated Circuit (Αγγλική)

  1. MSc thesis
  2. ΞΕΝΟΣ, ΚΩΝΣΤΑΝΤΙΝΟΣ
  3. Συστήματα Κινητού και Διάχυτου Υπολογισμού (ΣΔΥ)
  4. Οκτώβριος 2016 [2016-10]
  5. Ελληνικά
  6. 75
  7. ΚΙΤΣΟΣ, ΠΑΡΑΣΚΕΥΑΣ
  8. ΝΑΣΤΟΥ, ΠΑΝΑΓΙΩΤΗΣ | ΚΑΜΕΑΣ, ΑΧΙΛΛΕΑΣ
  9. IEEE 802.15.4 | IEEE 802.15.4 | Bluetooth | Bluetooth | AES-CCM 128 | AES-CCM 128 | VHDL | VHDL | FPGA | FPGA
  10. 1
  11. 9
  12. Κείμενο, Πρόγραμμα σε γλώσσα VHDL
    • Στη πτυχιακή αυτή θα σχεδιαστεί και θα υλοποιηθεί σε ένα FPGA ολοκληρωμένο ο αλγόριθμος κρυπτογράφησης δεδομένων και πιστοποίησης του πρωτοκόλλου IEEE 802.15.4. Ως υλοποίηση εννοείται ο σχεδιασμός της αρχιτεκτονικής, η ανάπτυξη κώδικα σε VHDL, η εξομοίωση και ο έλεγχος της σωστής λειτουργίας της αρχιτεκτονικής και τέλος ολοκλήρωση σε FPGA. Αρχικά θα γίνει ο σχεδιασμός της απαιτούμενης αρχιτεκτονικής και έπειτα η συγγραφή κώδικα VHDL ο οποίος θα περιγράφει την αρχιτεκτονική. Ο βασικός αλγόριθμος που χρησιμοποιείται είναι ο AES-CCM 128. Έπειτα ο κώδικας θα ελεγχθεί ως προς τη λογική λειτουργία του. Η αρχιτεκτονική που θα προκύψει θα υλοποιηθεί σε FPGA και θα μετρηθούν τα τεχνικά χαρακτηριστικά του ως προς την απόδοση, το μέγεθος του κυκλώματος και την κατανάλωση ισχύος. H υλοποίηση και ολοκλήρωση του κυκλώματος σε FPGA καθώς και οι μετρήσεις της κατανάλωσης ισχύος θα γίνουν με τη βοήθεια του εργαλείου ISE της Xilinx.
    • In this paper we design and implement the authentication and encryption processes of the IEEE 802.15.4 protocol in an FPGA IC. We design the architecture, develop VHDL code, simulate and verify the proper operation of the architecture and finally we integrate it onto an FPGA IC. At first, the design of the required architecture is carried out. Then VHDL source code that adheres to this architecture is produced. The basic algorithm that is being used is the AES-CCM 128. The source code is then simulated and verified. The architecture is implemented in an FPGA IC and technical specifications such as throughput, size and power consumption are being measured. Implementation and integration in an FPGA IC as well as power consumption measurements are being done by ISE development environment by Xilinx.
  14. Items in Apothesis are protected by copyright, with all rights reserved, unless otherwise indicated.