Υλοποίηση σε FPGA μιας αποδοτικής διεπαφής χρηματοοικονομικών αγορών

FPGA implementation of an efficient interface for financial markets (Αγγλική)

  1. MSc thesis
  2. Μαρούλης, Γρηγόριος
  3. Συστήματα Κινητού και Διάχυτου Υπολογισμού (ΣΔΥ)
  4. 24 Σεπτεμβρίου 2022 [2022-09-24]
  5. Ελληνικά
  6. 83
  7. Κίτσος, Παρασκευάς
  8. Κίτσος, Παρασκευάς | Σκλάβος, Νικόλαος
  9. Αλγόριθμος διάσπασης χρηματιστηριακών εντολών σε μικρότερες, FPGA, SOC, VHDL. | Order Slicing algorithm, FPGA, SoC, VHDL.
  10. 2
  11. 10
  12. Περιέχει διαγράμματα αρχιτεκτονικής σχεδίασης, εικόνες και πίνακες με αποτελεσματα.
    • Τα τελευταία χρόνια υπάρχει έντονα η ανάγκη για αξιοποίηση πιο αποδοτικών μέσων για τη βελτιστοποίηση εκτέλεσης των συναλλαγών που υλοποιούν τα χρηματοοικονομικά μέλη ώστε να παραμένουν ανταγωνιστικά. Η πλειοψηφία των υφιστάμενων λύσεων είναι υλοποιημένες σε συστήματα με πολλαπλές Central Processing Units (CPUs) με καθυστέρηση ωστόσο στην διέλευση από το Peripheral Component Interconnect express (PCIe) δίαυλο της αρχιτεκτονικής τους. Η υλοποίηση ανάλογων συστημάτων σε Field-Programmable Gate Arrays (FPGAs) τεχνολογία μπορεί να συνεισφέρει προς την κατεύθυνση αυτή. Ειδικότερα, αφού υπάρχουν ήδη διαθέσιμα frameworks για την ανάγκη αυτή. Οι παράμετροι μιας τέτοιας υλοποίησης που ενδιαφέρουν είναι: Η ταχύτητα, η υψηλή διαθεσιμότητα, η χρήση χαμηλών πόρων καθώς και η ευκολία παραμετροποίησης και αλλαγής των συστημάτων αυτών σε εύλογο χρονικό διάστημα και κόστος. Σκοπός της πτυχιακής αυτής είναι η δημιουργία δύο συστημάτων. ένα για κάθε περίπτωση που αναφέρθηκε παραπάνω, έτσι ώστε να μπορεί να γίνει σύγκριση σε όλο το φάσμα υλοποίησης, δοκιμής και χρήσης των υλοποιήσεων αυτών. Για τη σύγκριση αυτή, θα υλοποιηθεί και χρησιμοποιηθεί ένας απλός αλγόριθμος διάσπασης μιας χρηματιστηριακής εντολής. Το πρώτο σύστημα είναι υλοποιημένο σε γλώσσα υψηλού επιπέδου (C++) που μπορεί να εκτελεστεί σε ένα τυπικό υπολογιστικό σύστημα ενώ το δεύτερο είναι σχεδιασμένο και υλοποιημένο σε σύστημα FPGA προτυποποίησης. (ZYBO Z7-20 SoC της εταιρείας Digilent)
    • In recent years, there is a strong need to use more efficient means to optimize the execution of transactions carried out by financial members in order to remain competitive. Most of the existing solutions are implemented in systems with multiple central processing units (CPUs) with a delay in passing through the Peripheral Component Interconnect Express (PCIe) bus of their architecture. The implementation of similar systems in Field-Programmable Gate Arrays (FPGAs) technology can contribute to this direction. Since frameworks are already available for this need. The main parameters of such an implementation are the following: speed, high availability, the use of low resources as well as the ease of configuration and change of these systems in a reasonable time and cost. The purpose of this dissertation is to create two systems of one for each case mentioned so that a comparison can be made across the range of test implementation and use of these implementations. For this comparison, a simple stock market breakdown algorithm will be implemented and used. The first system is implemented in a high-level language (C ++) that can be run on a standard computer system while the second is designed and implemented in an FPGA standardization system. (ZYBO Z7-20 SoC by Digilent)
  14. Αναφορά Δημιουργού - Παρόμοια Διανομή 4.0 Διεθνές