Ασφάλεια Bluetooth Low Energy | AES υλοποίηση σε FPGA | AES | AES αρχιτεκτονική 8 bit | συνεπτυγμένος μετασχηματισμός S-Box
1
14
Περιέχει 4 Κεφάλαια κειμένου με 33 σχήματα και 11 εικόνες και Παράτρημα με κώδικα VHDL.
Ο αλγόριθμος AES (Advanced Encryption Standard) είναι η κύρια επιλογή για το σύνολο σχεδόν των μηχανισμών ασφαλείας σε ένα πλήθος εφαρμογών. Ταυτόχρονα, η μείωση της κατανάλωσης του υλικού είναι μια πάγια απαίτηση για τα ενσωματωμένα συστήματα χαμηλής κατανάλωσης. Στην εργασία αυτή παρουσιάζουμε μια υλοποίηση του αλγορίθμου αυτού σε υλικό, συμβατή με τις προδιαγραφές του Bluetooth Low Energy και κατάλληλη για χρήση σε ενσωματωμένες συσκευές χαμηλής κατανάλωσης .
Ο αλγόριθμος έχει υλοποιηθεί στην εκδοχή AES-128, με κλειδί μήκους 128 bit και δίαυλο εισόδου/εξόδου 8 bit. H σχεδίαση έγινε με γνώμονα την μείωση του χρησιμοποιούμενου υλικού και ακολουθήθηκε η τεχνική των πολλαπλών επαναλήψεων σε τμήματα δεδομένων του 1 byte.
Η αρχιτεκτονική που παρουσιάζεται έχει μια βελτιστοποιημένη σχεδίαση όσον αφορά τους μετασχηματισμούς SubBtes και MixColums καθώς και τον μηχανισμό επέκτασης του κλειδιού. Συγκεκριμένα έγινε υπολογισμός του μετασχηματισμού S-Box αντί της συνηθισμένης χρήσης πινάκων αναζήτησης με τεχνικές από την βιβλιογραφία και χρησιμοποιήθηκε μόνον μία εκδοχή της S-Box σε όλη την υλοποίηση. Επίσης έγινε συνεπτυγμένη υλοποίηση του μετασχηματισμού MixColums με περιορισμένο αριθμό xtime, ενώ η επέκταση του κλειδιού σχεδιάστηκε να παράγει το κλειδί κατά την εκτέλεση του κάθε γύρου χωρίς την χρήση πινάκων.
Επετεύχθητε μια αρκετά συνεπτυγμένη υλοποίηση, η οποία είναι σύμφωνη με τις προδιαγραφές και το τελικό κύκλωμα έχει πετύχει μέγιστη ρυθμαπόδοση 10 Mbps.
The AES algorithm (Advanced Encryption Standard) has become the industry standard for security services in most applications today. At the same time, the reduction of hardware size and power consumption is a basic requirement for low-power embedded systems.
In this dissertation we present a hardware implementation of this algorithm that is in accordance with the Bluetooth low energy specification and is also suitable for use in low-power devices
The algorithm has been implemented in its AES-128 variation, with a key of 128 bits and I/O channel of 8 bits. The scope of the design was to reduce hardware size and the basisc technique followed in this work was the use of repetitive processing on 1 byte data.
The architecture presented incorporates optimized design for the SubBytes and MixColums transformations and of the key expansion mechanism. The S-Box is designed to calculate the transformations on each byte, instead the use of lookup tables and only one instance of the S-Box are used in the whole circuit. A compact design for the MixColums transformation with a limited number of xtime functions is also used. Finally the key expansion is executed in each round and the round key is produced on the fly without using the key storage tables.
The final circuit is a compact implementation of the algorithm , that complies with the specifications and has achieved a maximum throughput 10Mps
Items in Apothesis are protected by copyright, with all rights reserved, unless otherwise indicated.
